LU, CHI-CHANG
Name LU, CHI-CHANG
Job Title Professor
Adjunct Administrator
Education 雲林科技大學 工程科技研究所 博士
Email
Tel +886-5-6315620
Group System on Chip (SoC)
Research Area Very Large Scale Integration (VLSI) Design, Mixed-Signal Integrated Circuit (IC) Design
Office EE Building 215
Personal Porfolio Personal Website:https://nfumsiclab.weebly.com

Ph.D. in Graduate School of Engineering Science and Technology, National Yunlin University of Science and Technology
Course Title Class Reference Link
電子學(一) 四電機系二攜-產訓 https://tqas.nfu.edu.tw/course_schedule/detail/11517201
電工法規 四電機系一攜-產訓 https://tqas.nfu.edu.tw/course_schedule/detail/11517181
校外實習(二) 四電機三甲 https://tqas.nfu.edu.tw/course_schedule/detail/11512761
數位積體電路設計 四電機四乙 https://tqas.nfu.edu.tw/course_schedule/detail/11511024
電子學(一) 四電機二甲 https://tqas.nfu.edu.tw/course_schedule/detail/11510946
電子學實習(一) 四電機二甲 https://tqas.nfu.edu.tw/course_schedule/detail/11510944
Year Paper Title
2020 A 10-bits 50-MS/s SAR ADC Based on Area-Efficient and Low-Energy Switching Scheme, IEEE Access, pp. 28257-28266, Feb. 2020
2019 1.2 V 10-bits 40 MS/s CMOS SAR ADC for low-power applications, IET Circuits, Devices & Systems, pp. 857-862, Sep. 2019
2019 1.2 v 10-bits 40 MS/s CMOS SAR ADC for lowpower applications, IET Circuits, Devices and Systems, pp. 857-862, 2019
2019 Intelligent infant monitoring system involving a Wi-Fi wireless sensor network, Smart Innovation, Systems and Technologies, pp. 269-276, 2019
2018 SC Amplifier and SC Integrator with Enhanced Immunity to Capacitor Mismatch, Analog Integrated Circuits and Signal Processing , pp. 509-519, Sep. 2018
2014 A 1.2 V 10-bit 5MS/s Low Power CMOS Cyclic ADC Based on Double-Sampling Technique, Analog Integrated Circuits and Signal Processing, Oct. 2014
2014 A 1.2?V 10-bit 5MS/s low power CMOS cyclic ADC based on double-sampling technique, Analog Integrated Circuits and Signal Processing, pp. 137-143, 2014
2013 A 0.6-V Subthreshold-Leakage Suppressed Fully Differential CMOS Switched-Capacitor Amplifier, Analog Integrated Circuits and Signal Processing, Feb. 2013
2012 A 12-b Low-Voltage CMOS Pipelined ADC without Digital Error Correction Technique, Advanced Science Letters, pp. 1-5, Oct. 2012
2011 A New Switched-Capacitor Multiply-by-Two Amplifier with Reduced Mismatch Sensitivity, Advanced Materials Research, pp. 1224-1227, Dec. 2011
2011 A 330MHz 11bit 26.4mW CMOS Low-Hold-Pedestal Fully Differential Sample-and-Hold Circuit, Circuits, Systems and Signal Processing, pp. 883-898, Oct. 2011
2011 A 1.5V 10-b 30-MSamples/s CMOS Pipelined Analog-to-Digital Converter, Analog Integrated Circuits and Signal Processing, pp. 341-347, Sep. 2011
2010 Two 1-V fully differential CMOS switched-capacitor amplifiers, Circuits, Systems and Signal Processing, Apr. 2010
2009 A 250MHz 11bit 22mW CMOS Low-Hold-Pedestal Fully Differential Sample-and-Hold Circuit, Analog Integrated Circuits and Signal Processing, Feb. 2009
2007 A 10-bit 60-MS/s Low-Power CMOS Pipelined Analog-to-Digital Converter, IEEE Transactions on Circuits and Systems II, vol. 54, Aug. 2007
Year Paper Title
2018 Chi-Chang Lu, Chung-Hsien Wu and Hui-Kai Su, Intelligent Infant Monitoring System Involving a Wi-Fi Wireless Sensor Network, International Conference on Intelligent Information Hiding and Multimedia Signal Processing (IIH-MSP), Aug. 08-11, 2018, JPN日本
2017 Kuang-Hao Lin, Chi-Chang Lu, Hou-Ming Chen, Hsu-Feng Li, and Cheung-Fu Chuang, A modified least squares iteration for indoor positioning system, IEEE International Conference on Consumer Electronics-Taiwan (ICCE-TW), Jun. 12-14, 2017, TWN中華民國(臺灣)
2015 Chi-Chang Lu, A 12-bit CMOS Ratio-Independent Algorithmic Analog-to-Digital Converter, 2015 International Conference on Electrical Engineering and Electronics (EEE’15), Jul. 13-14, 2015, ESP西班牙王國(西班牙)
2014 呂啟彰 and林益申, 具有提升電容不匹配免疫能力之金氧半開關電容積分器, 2014 Conference on Innovative Electronics Design and Applications, Dec. 04, 2014, TWN中華民國(臺灣)
2013 Chi-Chang Lu, and Che-Yu Chou, Serial Digital-to-Analog Converters with Reduced Capacitor Mismatch, 2013 Conference on Innovative Electronics Design and Applications, Dec. 13, 2013, TWN中華民國(臺灣)
2013 Chi-Chang Lu, A 1.2V 10-Bit 5 MS/s CMOS Cyclic ADC, 2013 IEEE International Symposium on Circuits and Systems, May. 19-23, 2013, CHN大陸地區(大陸)
2012 Chi-Chang Lu, Yu-Chia Chang, 1.8V 10-bits Hybrid CMOS Analog-to-Digital Converter, 2012 Conference on Innovative Electronics Design and Applications, Nov. 12, 2012, TWN中華民國(臺灣)
2012 Lu Chi-Chang, A 1.5V 10-bit 5 MSamples/s CMOS Algorithmic ADC, 2012 International Conference on Applied Materials and Electronics Engineering, Jan. 18-19, 2012, HKG香港
2011 Chi-Chang Lu and Wei-Xiang Tung, A 12-b Low-Voltage CMOS Pipelined ADC without Digital Error Correction Technique, 2011 International Conference on Engineering and Technology Innovation, Dec. 11-15, 2011, TWN中華民國(臺灣)
2011 A 1.5V 10-bit 5 MS/s CMOS Algorithmic ADC, 2011 4th International Congress on Image and Signal Processing, Oct. 15-17, 2011, CHN大陸地區(大陸)
2011 Chi-Chang Lu , A New Switched-Capacitor Multiply-by-Two Amplifier with Reduced Mismatch Sensitivity, 2011 2nd International Conference on Electronics and Information Engineering, Sep. 09-11, 2011, CHN大陸地區(大陸)
2010 A 1.5V 12-b 40 MSamples/s CMOS Pipelined ADC, 2010 IEEE International Symposium on Circuits and Systems, May. 30-Jun. 02, 2010
2009 1.5 伏特十位元管線式?比數位轉換器, 2009 Conference on Innovative Applications of System Prototyping and Circuits Design, Oct. 16, 2009
2008 A CMOS Low-Voltage Fully Differential Sample-and-Hold Circuit, 2008 IEEE Asia Pacific Conference on Circuits and Systems, Nov. 30-Dec. 03, 2008
2008 Switched-Capacitor Multiply-by-Two Amplifier for High-Resolution Pipelined A/D Converter, 2008 IEEE Midwest Symposium on Circuits and Systems, Aug. 10-13, 2008
2008 A 10-b Low-Voltage CMOS Pipelined Analog-to-Digital Converter, 2008 IEEE International Conference on Communications, Circuits and Systems, May. 25-27, 2008
2007 A 250MHz 20mW 11Bit Low-Hold-Pedestal CMOS Fully Differential Track-and-Hold Circuit, IEEE Conference on Electron Devices and Solid-State Circuits, Dec. 20-22, 2008
2007 Two Fully Differential CMOS 1V Switched-Capacitor Amplifiers, IEEE Conference on Electron Devices and Solid-State Circuits, Dec. 20-22, 2008
2007 A 1.5V 10-b 30MS/s CMOD Pipelined Analog-to-Digital Converter, IEEE International Symposium on Circuits and Systems, May. 27-30, 2008
2006 A 1.5V 10-b 60Ms/s Low-Power CMOS Dual-Pipelined A/D Converter, Proceeding of the National Conference on Modern Electrical Engineering Technologies, Jun. 02, 2006
2006 A 250MHz 11BIT 20mW CMOS Low-Hold-Pedestal Fully Differential Track-and-Hold Circuit, Proceeding of 2006 International Symposium on VLSI Design, Automation & Test, Apr. 26-28, 2006
Project Category Year Project Title Job Title Period
企業產學計畫(含公營及私人企業) 2026 ACS-兆申人才培育獎助計畫(第七年) 主持人 2026.06 ~ 2028.05
企業產學計畫(含公營及私人企業) 2024 ACS-兆申人才培育獎助計畫(第六期) 主持人 2024.06 ~ 2026.05
政府其他案件 2023 教育部112學年度「智慧晶片系統與應用課程推廣計畫」(混和訊號積體電路佈局設計) 主持人 2023.08 ~ 2024.07
企業產學計畫(含公營及私人企業) 2023 ACS-兆申人才培育獎助計畫(第五期) 主持人 2023.06 ~ 2024.05
政府其他案件 2022 111年度教育部「大專校院教學實踐研究計畫-以實務主題為基礎的數位積體電路設計之教學實踐計畫」 主持人 2022.08 ~ 2023.07
企業產學計畫(含公營及私人企業) 2021 ACS-兆申人才培育獎助計畫(第四期) 主持人 2021.12 ~ 2023.05
政府學術研究計畫-科技部專題研究計畫 2021 科技部110年度【基於非對稱性演算法之逐漸逼近式類比數位轉換器的設計與製作】 主持人 2021.08 ~ 2022.07
政府其他案件 2021 110年度教育部「大專校院教學實踐研究計畫-基於問題導向學習法與提升實務經驗之混合訊號積體電路設計佈局教學實踐計畫」 主持人 2021.08 ~ 2022.07
企業產學計畫(含公營及私人企業) 2020 ACS-兆申人才培育獎助計畫第三年 主持人 2020.10 ~ 2021.09
政府其他案件 2020 109年度教育部「大專校院教學實踐研究計畫-以產業鏈結為主軸應用於積體電路實體設計之教學實踐研究」 主持人 2020.08 ~ 2021.07
政府學術研究計畫-科技部專題研究計畫 2020 科技部109年度 【 低功率連續逼近式類比數位轉換器應用於生醫系統之IP技術開發 】 主持人 2020.08 ~ 2021.07
政府其他案件 2019 108年度教育部補助辦理「105年度產業學院計畫『電機實務』」(第四年) 主持人 2019.08 ~ 2020.07
企業產學計畫(含公營及私人企業) 2019 ACS-兆申人才培育獎助計畫第二年 主持人 2019.03 ~ 2020.02
政府其他案件 2018 107年度教育部補助辦理「105年度產業學院計畫『電機實務』」(第三年) 主持人 2018.08 ~ 2019.07
企業產學計畫(含公營及私人企業) 2018 ACS-兆申人才培育獎助 主持人 2018.02 ~ 2019.01
政府學術研究計畫-科技部專題研究計畫 2017 科技部106年度 【 低功率消耗與超高取樣頻率之快閃式類比數位轉換器的設計與製作 】 主持人 2017.08 ~ 2018.07
政府其他案件 2017 106年度教育部補助辦理105年度產業學院計畫「電機實務」(第二年) 主持人 2017.08 ~ 2018.07
政府學術研究計畫-科技部專題研究計畫 2016 科技部105年度 【 雙重取樣電流模式與解決電容不匹配性數位類比轉換器之設計與晶片實現 】學門名稱:積體電路及系統設計 主持人 2016.08 ~ 2017.07
政府其他案件 2016 105年度教育部 電機實務學位學程 主持人 2016.08 ~ 2020.07
校內補助案 2015 具有解決電容不匹配能力與雙重取樣電流模式之數位類比轉換器的設計與晶片實現 主持人 2015.08 ~ 2016.07
政府其他案件 2014 教育部103年智慧電子前瞻技術精進課程及模組推廣計畫-AT-01 處理器設計與實作(大學部) 主持人 2014.09 ~ 2015.08
政府其他案件 2014 教育部103年智慧電子前瞻技術精進課程及模組推廣計畫-AT-05多核心系統相關課程提昇 主持人 2014.09 ~ 2015.08
政府其他案件 2014 教育部103年智慧電子前瞻技術精進課程及模組推廣計畫-AT-04多核心精進模組組合之課程 主持人 2014.09 ~ 2015.08
政府學術研究計畫-國科會專題研究計畫 2014 科技部103年度 【 低功率雙通道管線式連續逼近類比數位轉換器的設計與製作 】(學門名稱:積體電路及系統設計) 主持人 2014.08 ~ 2015.07
政府其他案件 2014 教育部103年補助智慧電子整合性人才培育計畫-103年度智慧電子跨領域應用專題系列課程計畫-智慧電子技術應用-嬰幼童照護(人才培育計畫) 主持人 2014.02 ~ 2015.01
政府產學計畫 2013 102年應用型產學計畫-智慧型節能電源延長線的設計與製作 主持人 2013.11 ~ 2014.10
政府其他案件 2013 教育部102年度補助智慧電子前瞻技術精進程推廣計畫-AT-01 處理器設計與實作(大學部) 主持人 2013.09 ~ 2014.08
政府其他案件 2013 教育部102年度補助智慧電子前瞻技術精進程推廣計畫-AT-02 多核心晶片設計實作(研究所) 主持人 2013.09 ~ 2014.08
校內補助案 2013 102年鼓勵性計畫-雙重取樣電流模式與解決電容不匹配性數位類比轉換器之設計與晶片實現 主持人 2013.08 ~ 2014.07
校內補助案 2012 高性能數位類比轉換器之設計與晶片實現 主持人 2012.08 ~ 2013.07
政府學術研究計畫-科技部專題研究計畫 2011 新型開關電容積分器應用於混合式類比數位轉換器之設計與製作 主持人 2011.08 ~ 2012.07
政府學術研究計畫-國科會專題研究計畫 2010 應用於生醫系統的微功率連續逼近式類比數位轉換器之設計與晶片實現 主持人 2010.08 ~ 2011.07
政府學術研究計畫-國科會專題研究計畫 2009 低電壓微功率演算法類比數位轉換器的設計與製作 主持人 2009.08 ~ 2010.07
政府學術研究計畫-國科會專題研究計畫 2008 高性能資料轉換器新型架構之設計與晶片實現 主持人 2008.08 ~ 2009.07
教育部產學計畫案 2007 應用於資料擷取系統之高速類比數位轉換器的研製(96H009)(E-43-126) 主持人 2007.12 ~ 2008.08
國科會專題計畫 2007 高性能資料轉換器新型架構之設計與晶片實現 主持人 2007.08 ~ 2009.07
教育部其他案件(不含計畫型獎助案、委訓計畫及產學計畫案) 2007 前瞻晶片系統設計(SoC)學程計畫-積體電路佈局與晶片設計應用學程 共同(協同)主持人 2007.03 ~ 2008.02
校內補助案 2006 具有低功率消耗與超高取樣頻率之快閃式類比數位轉換器的研製 主持人 2006.08 ~ 2007.07
Year Paper Title
2024 KUO, CHIA-LIN, CMOS 10-bit Low-Power SAR ADC, 2024
2024 LEE, MING HAN, A 10 Bits SAR-ADC with Split Capacitor Array, 2024
2024 PAN, HONG-YU, A 10-bits SAR-ADC with Floating and Vcm-based Switching Scheme, 2024
2024 HUANG, PIN-CHAO, The Design and Implementation of a 10-bit 2bits/cycle SAR ADC, 2024
2023 Design and Implementation of High Efficiency Buck Converter for Wireless Network Modules, 2023
2023 A 10-bit SAR ADC Based on Tri-level Switching Scheme, 2023
2023 A 10 Bits SAR-ADC with Low Sampling Capacitance, 2023
2021 Design and Implementation of DC to DC Buck Converter, 2021
2021 A Design of Visual System for Smart Home with Face Recognition, 2021
2021 The design and implementation of successive approximation register ADC based on asymmetric algorithm, 2021
2019 A 10-bit 100-KS/s with Vcm-based Monotonic Switching Scheme for Successive Approximation Register Analog-to-Digital Converter, 2019
2019 A 12-bit Low-Power SAR ADC for Biomedical Applications, 2019
2018 A 1.2V 10-bit Low-Power Successive Approximation Register Analog-to-Digital Converter for Biomedical Systems, 2018
De-Chin Chen, The Design and Implementation of 1.2V 10-bits Successive Approximation Register Analog-to-Digital Converter
Ding-Ke Huang, The Design and Implementation of 1.8V 10-bits Successive Approximation Register Analog-to-Digital Converter
Chien-Kuo Huang, The Design and Implementation of 1.5V Algorithmic Analog-to-Digital Converter
Wei-Xiang Tung, 1.5V 10-bits Pipelined Analog-to-Digital Converter
LAI, SHENG-SHIANG, The Design and Implementation of 1V 10-bit Low Power Successive Approximation Register Analog-to-Digital Converter
XIANG_FU ZHUANG, Indoor Positioning System by Wireless Sensor Networks
Che-Yu Chou, The Design and Implementation of Cyclic Analog-to-Digital Converter
Xian-Xing Huang, Design and Implementation of Image Locating Method for Robotic PCB Loader and Unloader
Chung-Hsien Wu, Intelligent Infant Monitoring System Based on Wi-Fi Wireless Sensor Network
JI, LIANG-YU, A CMOS RF Receiver Design for 5G System
Yu-Chia Chang, The Design and Implementation of 1.8V 10-bits Hybrid Analog-to-Digital Converter
Chun-Fu Chen, 1.2V 10-bits Low Power Successive Approximation Register Analog-to-Digital Converter